EE Times har publicerat ännu en artikel som beskriver en effektiv implementation av AES på en Blackfin-DSP. Fokus i artikeln Implementation of the AES algorithm on Deeply Pipelined DSP/RISC Processor är som namnet antyder att försöka utnyttja processorns pipeline.

Artikeln är en aning underlig då den presenterar AES på en något annorlunda sätt. Bland annat tar artikeln de olika delstegen i AES i en annan ordning än vad AES-specifikationen gör. AddRoundKey kommer normalt sist, inte först. Vidare brukar S-box-steget kallas SubBytes, inte SubstituteBytes.

Artikeln innehåller dock en del dataflödesbeskrivningar som kan vara värda att läsa igenom för den som vill implementera AES på en pipelinad processor. Lösningen som presenteras i artikeln är i slutändan en tabell-baserad, konkatenerad implementation. Figuren nedan visar flödet genom algoritmen.